Publication details
Programovatelné vyhledávání v síťovém hardwarovém akcelerátoru na principech hardware/software co-designu
| Authors | |
|---|---|
| Year of publication | 2005 |
| Type | Article in Proceedings |
| Conference | Širokopásmové sítě a jejich aplikace |
| MU Faculty or unit | |
| Citation | |
| Description | Akcelerační karta COMBO6 slouží jako základ IPv6 směrovače na bázi programovatelného hardwaru. Je vybavena rozhraním PCI, hradlovými poli, pamětmi a další logikou. Paket je zpracován sadou tzv. nanoprocesorů, jednoúčelových procesorů implementovaných v mikrokódu FPGA. V souladu s principy hardware-software co-designu je jedním z úkolů softwarové podpory akcelerátoru zajistit, aby se z hlediska operačního systému choval transparentně. Základní jednotkou v designu hradlového pole je nanoprocesor pro vyhledávání, Lookup Processor. Ten využívá kombinace asociativní paměti a dohledávacích instrukcí uložených ve statické paměti ke zjištění, jak má být paket zpracován. Z důvodu dostupných hardwarových zdrojů a požadavků na efektivitu je nutno rozhodnout o zpracování paketu v jediném běhu vyhledávacího nanoprocesoru. Cílem je tedy zkombinovat směrovací tabulky, ARP tabulky a nastavení paketového filtru do jedné vyhledávací operace. Využíváme pro to distribuci filtrovacích pravidel reprezentovaných binárními rozhodovacími diagramy do směrovacích tabulek uložených ve struktuře trie. Prokázali jsme, že tatáž architektura vyhledávacího nanoprocesoru je použitelná i pro klasifikaci paketů při sledování sítě, kde nezávislé aplikace zadávají požadavky vyjádřené v podmnožině jazyka BPF. Požadavky mohou incidovat, což vyžaduje netriviální metody detekce a ošetření kolizí příslušných struktur vyhledávacího nanoprocesoru. |