Informace o publikaci

Verification of COMBO6 VHDL Design

Logo poskytovatele
Autoři

KRATOCHVÍLA Tomáš ŘEHÁK Vojtěch ŠIMEČEK Pavel

Rok publikování 2003
Druh Prezentace v oblasti VaV (AV tvorba, WEB aplikace apod.)
Fakulta / Pracoviště MU

Fakulta informatiky

Citace
Popis This technical report presents current results and experiences of the formal verification of VHDL design of Combo6 hardware accelerator card. Information about formal verification itself is enriched by description of transformation from VHDL to the Cadence SMV specification language and the system of assertions established as a compact way of communication with VHDL designers.
Související projekty:

Používáte starou verzi internetového prohlížeče. Doporučujeme aktualizovat Váš prohlížeč na nejnovější verzi.

Další info